Al Simposio VLSI 2026, Fonderia Intel ha annunciato che Intel 18A-P – prima ottimizzazione prestazionale nella famiglia Intel 18A – ha raggiunto la fase di rischio produttivorispettando la roadmap indicata da Intel nel corso del 2025. La produzione del rischio rappresenta una fase intermedia tra lo sviluppo del processo e la produzione in volumi elevati: i clienti possono iniziare a realizzare i primi chip commerciali mentre Intel continua a ottimizzare resa e parametri produttivi.
Clicca per ingrandire
Per comprendere il significato di Intel 18A-P, occorre inquadrare brevemente il processo su cui si fonda. Intel18A è il nodo di processo con cui Intel Foundry ha introdotto in produzione due tecnologie fondamentali: io transistor gate-all-around (GAA) e la erogazione di potenza sul retro (BSPD)commercializzata come PowerVia. La combinazione di queste due tecnologie rappresenta un salto generazionale rispetto alle architetture FinFET, e Intel è la prima azienda ad averle portate contemporaneamente nella produzione ad alti volumi.
Clicca per ingrandire
Secondo i dati condivisi, la densità di difetti (D0) di Intel 18A ha continuato a diminuire più rapidamente rispetto alle previsioni interne dell’azienda a partire dal Q3 2024con una curva di discesa che ha superato in anticipo le proiezioni interne. Il processo alimenta già prodotti client come Panther Lake, con quelli destinati ai datacenter previsti in arrivo successivamente. La produzione avviene in due stabilimenti statunitensi.
Intel 18A-P: cos’è e cosa cambia
Intel 18A-P non è un processore radicalmente diverso dal suo predecessorebensì un’ottimizzazione mirata che mantiene la piena compatibilità con Intel 18A. Questo significa che i design esistenti possono essere riutilizzati senza dover ripartire da zero, un vantaggio non trascurabile per i clienti che hanno già investito in IP e flussi di progettazione per 18A.
Clicca per ingrandire
Intel sostiene che 18A-P offre un miglioramento tangibile del rapporto tra prestazioni ed efficienza rispetto a 18A. Utilizzando come riferimento un core Arm standard completamente instradato, l’azienda indica:
- +9% di frequenza a parità di potenza (iso-potenza)su blocchi completamente instradati
- -18% di potenza a parità di prestazioni (iso-performance)
- -20/40% di resistenza termica
- -10/30% di resistenza Via negli strati critici per le prestazioni
Questi numeri posizionano 18A-P in modo competitivo nel panorama dei processi avanzati, con un profilo PPA (Power, Performance, Area) migliorato che non richiede una migrazione completa del design.
Power Boost e non solo
Tra le novità più rilevanti di Intel 18A-P figura Aumento di potenzala nuova opzione con transistor a doppio contatto e bassa resistenza di Intel 18A-P che consente al transistor di erogare più corrente e raggiungere frequenze più elevate senza aumentare significativamente i consumi. La caratteristica distintiva è la presenza sia di un contatto frontale (front side contact) sia di un contatto diretto sul retro (direct backside contact), quest’ultimo abilitato dalla tecnologia PowerVia già presente in 18A.
Un’altra caratteristica questione tecnica significativa l’offerta di soglie di tensione (Vt). Intel 18A-P porta a cinque le coppie logiche VT disponibiliaggiungendo una coppia ULVTLL (Ultra Low Voltaggio Threshold Low Leakage) intermedia tra ULVT e LVT. Questa coppia aggiuntiva consente ai progettisti di ottimizzando il rapporto tra velocità/potenza con una granularità maggiore rispetto al predecessorecon la possibilità di aggiungere ulteriori coppie intermedie secondo le esigenze del design.
Clicca per ingrandire
Parallelamente, 18A-P mostra una riduzione del 33% dello”serraggio degli angoli obliqui“. Dietro questo termine, nel settore dei semiconduttori, si cela un miglioramento del processo produttivo che riduce le differenze prestazionali tra i microchip più veloci e quelli più lenti prodotti su un singolo wafer. In pratica, una minore variabilità produttiva permette ai progettisti di lavorare con margini più prevedibili e riduce la necessità di adottare parametri conservativi per garantire il funzionamento di tutti i prodotti chip.
Miglioramenti termici
Un tema spesso sottovalutato nei processi avanzati è la gestione termica. Con i transistor sempre più densi e le architetture multi-strato, il calore diventa un vincolo progettuale tanto quanto potenza e frequenza. Intel 18A-P affronta questo problema su più fronti: da un lato attraverso ottimizzazioni dei materiali che migliorano la conduttività termica, dall’altro attraverso innovazioni di design supportate da flussi EDA avanzati.
Clicca per ingrandire
Il risultato dichiarato è una riduzione della resistenza termica compresa tra il 20% e il 40%. Una minore resistenza termica significa che il calore generato dai transistor viene smaltito più rapidamente. Questo permette di sostenere la frequenza elevata più a lungo e riduce il rischio che il chip debba limitare automaticamente le prestazioni per contenere le temperatura.
BSPD + GAA: Intel quantifica i vantaggi dell’accoppiata
Intel Foundry, inoltre, ah quantificato i benefici derivanti dalla combinazione di Backside Power Delivery (BSPD) e transistor GAAle due tecnologie introdotte con 18A. Eric Karl, Vice President e Fellow di Intel Foundry, ha dichiarato di aver ridotto di un ordine di grandezza il fenomeno del tension droop dinamico, ossia i cali temporanei di tensione che si verificano quando il chip passa rapidamente da un carico leggero a uno intenso.
grazie all’eliminazione della resistenza parassita introdotta dalle reti di distribuzione frontale. Questo consente un aumento della frequenza fino al 6% o una riduzione dinamica della potenza dinamica superiore al 15% rispetto a una tecnologia di interconnessione frontale comparabile.
Manju Shamanna, del gruppo Silicon and Platform Engineering di Intel Foundry, ha presentato i risultati relativi ai core realizzati con un processo “gate-all-around” e con alimentazione sul retro. La sua ricerca dimostra una maggiore scalabilità di frequenza a tensione più bassa, compreso un miglioramento della frequenza di circa il 30% a bassa tensione (~0,5 V), con una riduzione al contemporaneo della caduta di tensione e un funzionamento più efficiente.
La tabella di marcia: oltre GAA
Clicca per ingrandire
Oltre agli aggiornamenti su 18A-P, Intel ha utilizzato il VLSI Symposium per mostrare alcune delle tecnologie che potrebbe caratterizzare i processi produttivi del prossimo decennio:
- FET complementare (CFET): considerata la prossima grande evoluzione dell’architettura del transistor, la tecnologia CFET impilato verticalmente NMOS e PMOS nello stesso ingombro planareconsentendo di continuare lo scaling della densità logica oltre i limiti fisici dei gate-all-around. Intel ha dimostrato un inverter CFET monolitico con PMOS su NMOS a un gate pitch di 45 nm, uno dei risultati più avanzati condivisi su questa architettura
- GaN + logica Si: Intel ha dimostrato l’integrazione monolitica su wafer da 300mm di dispositivi di potenza in nitruro di gallio con logica in siliciointegrando un blocco di controllo digitale da circa 1.000 cancelli. Questa combinazione consente di unire le uniche caratteristiche di commutazione ad alta tensione del GaN con la densità logica del CMOS, riducendo la complessità del sistema e, potenzialmente, i costi di imballaggio
- Rutinio sottrattivo (sRu) con airgap: per affrontare la sfida delle interconnessioni man mano che si riducono le distanze, Intel ha dimostrato un’interconnessione in rutenio sottrattivo con integrazione di airgapottenendo una riduzione della capacità parassita di circa il 35% e guadagni di frequenza misurabili rispetto al rame. Questo approccio delinea un percorso praticabile oltre il rame per i processi futuri
In sintesi
Con 18A-P, Intel non introdurre una rivoluzione paragonabile al passaggio da FinFET a RibbonFET e PowerVia, ma propone un’evoluzione incrementale di 18A che punta a migliorare prestazioni, efficienza e gestione termica mantenendo la compatibilità con i design esistenti. Secondo Intel Foundry si tratta di un passaggio importante anche dal punto di vista commercialeperché dimostra la volontà di costruire una famiglia di processi competitivi e rapidamente iterabili, seguendo un modello già adottato da altri grandi produttori di semiconduttori.
